PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-207687

(43)Date of publication of application: 26.07.2002

(51)Int.CI.

G06F 13/14 G06F 15/177

(21)Application number : 2000-384374

(71)Applicant: INTERNATL BUSINESS MACH

CORP (IBM>

(22)Date of filing:

18.12.2000

(72)Inventor: BEALKOWSKI RICHARD


PATRICK M BRAND

(54) SYSTEM AND METHOD FOR DYNAMIC INPUT/OUTPUT ALLOCATION IN SORTED COMPUTER SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a system and method for allowing a plurality of nodes in a multiprocessor system to share a set of input/output device.

SOLUTION: The system/device is provided with a cabinet input/output controller (CI/OC 216) which controls communication between a multiprocessor system nodes and a common input/output device 212 so as to allow the individual nodes to exclusively access one or a plurality of its target device. The respective nodes communicate with the CI/OC 216 through a service processor and the CI/OC 216 connects the various input/output devices and the USB controller 208 of the nodes with each other.



LEGAL STATUS

[Date of request for examination]

18.12.2000

[Date of sending the examiner's decision of

02.03.2004

rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-207687 (P2002-207687A)

(43)公開日 平成14年7月26日(2002.7.26)

(51) Int.Cl.7	ā	敞別記号	•	FΙ		· 7	-7]-ド(参考)
G06F 13	/14	3 1 0	,	G06F	13/14	310F	5 B O 1 4
15,	/177	682			15/177	682F	5 B O 4 5

審査請求 有 請求項の数18 OL (全 7 頁)

(21)出願番号	特願2000-384374(P2000-384374)	(71)出願人	390009531		
			インターナショナル・ビジネス・マシーン		
(22) 出顧日	平成12年12月18日(2000.12.18)		ズ・コーポレーション		
			INTERNATIONAL BUSIN		
			ESS MASCHINES CORPO		
			RATION		
			アメリカ合衆国10504、ニューヨーク州		
			アーモンク (番地なし)		
		(74)代理人	100086243		
	•		弁理士 坂口 博 (外2名)		
			·		


. . . .

(54)【発明の名称】 区分けされたコンピュータ・システムでの動的入出力割振りシステム及び方法

(57)【 要約】 (修正有)

【 課題】 マルチプロセッサ・システムの複数のノードが1 組の入出力装置を共用できるようにするシステムおよび方法を提供すること。

【解決手段】 マルチプロセッサ・システム・ノードと共通の入出力装置212の間の通信を管理し、個々のノードが1 つまたは複数のそのターゲット 装置に排他的にアクセスできるようにする、キャビネット入出力コントローラ(CI/OC216)を設ける。ノードのそれぞれは、サービス・プロセッサを介してCI/OC216と通信し、CI/OC216は、さまざまな入出力装置とノードのUSBコントローラ208を相互接続する。



2

【特許請求の範囲】

【 請求項1 】 それぞれが少なくとも1 つのシステム・プロセッサおよび関連メモリを有し、それぞれがそれぞれの装置ポートを介して通信するように接続された、複数のシステム・ポートと、

前記装置ポートの少なくとも1 つに接続された、装置コントローラと、

前記装置コントローラに接続された、少なくとも1つの周辺装置とを含み、前記コンピュータ・システムが、直接接続を介してシステム・ノードから前記装置コントローラへ要求を送るステップと、

前記装置コントローラによって、前記システム・ノードと前記周辺装置との間の排他的接続を確立するステップと、

前記システム・ノードによって前記周辺装置を操作する ステップとを実行するように構成されるコンピュータ・ システム。

【 請求項2 】前記システム・ノードが、対称マルチプロセッサ・システムとして動作する、請求項1 に記載のシステム。

【 請求項3 】前記システム・ノードのそれぞれが、前記 周辺装置を共用する、請求項1 に記載のシステム。

【 請求項4 】前記接続が、USB仕様に従う、請求項1 に記載のシステム。

【 請求項5 】前記システムが、前記システム・ノードと前記周辺装置とが接続されている時に、第2 システム・ノードと前記周辺装置との間の接続を防止するステップを実行するようにも構成される、請求項1 に記載のシステム。

【 請求項6 】 前記装置コントローラが、複数のコンピュ 30 ータ・システムに接続され、前記周辺装置が、前記複数のコンピュータ・システムの間で共用される、請求項1 に記載のシステム。

【 請求項7 】前記コンピュータ・システムが、ラックマウント・システムである、請求項1 に記載のシステム。 【 請求項8 】複数の周辺装置が接続される時に、前記周辺装置のすべてが、前記確立ステップ中に前記システム・ノードに接続される、請求項1 に記載のシステム。

【 請求項9 】各仮想コンピュータ・システムが、少なくとも1 つのシステム・プロセッサと、前記システム・プ 40 ロセッサによって読み書きされるために接続されるメモリとを有する、複数の仮想コンピュータ・システムと、前記複数の仮想コンピュータ・システムに接続された、共通入出力コントローラと、

前記共通入出力コントローラに接続された、少なくとも1つの周辺装置とを含み、前記共通入出力コントローラが、前記複数の仮想コンピュータ・システムの1つによって要求された時に、前記仮想コンピュータ・システムと前記周辺装置との間の排他的接続を確立するマルチプロセッサ・コンピュータ・システム。

【 請求項10】前記仮想コンピュータ・システムが、対 称マルチプロセッサ・システム内で区分される、請求項 9 に記載のシステム。

【 請求項1 1 】 前記共通入出力コントローラが、前記複数の仮想コンピュータ・システムに前記周辺装置への接続を提供するように接続される、請求項9 に記載のシステム

【 請求項1 2 】前記仮想コンピュータ・システムのそれぞれが、USBを介して前記共通入出力コントローラに接続され、各周辺装置が、USBハブを介して前記共通、入出力コントローラに接続される、請求項9に記載のシステム。

【 請求項13】前記仮想コンピュータ・システムのそれ ぞれが、USBコントローラを含む、請求項9に記載の システム。

【 請求項14 】複数の周辺装置が接続される時に、前記複数の周辺装置のすべてが、前記周辺装置が接続される時に前記仮想コンピュータ・システムに接続される、請求項9 に記載のシステム。

20 【 請求項15 】 通信コントローラと、

それぞれが機能的に前記通信コントローラに接続される、複数のノード入力と、

それぞれが機能的に前記通信コントローラに接続される、複数の装置接続とを含み、前記通信コントローラが、前記装置接続のノード所有権を調停し、所与のノード入力が前記装置接続の所有権を与えられる時に、そのノード入力と前記装置接続のすべてとの間の排他的接続を提供する装置コントローラ。

【 請求項16】さらに、前記装置接続に接続された統合 USBハブを含む、請求項15に記載の装置コントロー ラ。

【請求項17】前記装置接続が、USB接続である、請求項15に記載の装置コントローラ。

【 請求項18】さらに、機能的に前記通信コントローラに接続されたISA装置接続を含む、請求項15に記載の装置コントローラ。

【発明の詳細な説明】

[0001]

【 発明の属する技術分野】本発明は、全般的にはマルチプロセッサ・コンピュータ・システムに関し、具体的には、区分けされたマルチプロセッサ・システム内のプロセッサ間でのリソース割振りに関する。さらに具体的に言うと、本発明は、マルチプロセッサ・コンピュータ・システムのノード間で入出力装置の共通の組を共有するための方法に関する。

[0002]

【 従来の技術】マルチプロセッサ・コンピュータ・システムは、当技術分野で周知であり、処理タスクを複数の異なるシステム・プロセッサ間で分割できるようにする 50 ことによって、処理能力の向上をもたらす。従来のシス

テムでは、各プロセッサが、システム・リソースのすべ てにアクセスできる、すなわち、メモリおよび入出力装 置などのシステム・リソースのすべてが、システム・プ ロセッサのすべての間で共用される。通常、システム・ リソースの一部を、プロセッサ間で区分することがで き、たとえば、各プロセッサは共用メモリにアクセスで きるが、このメモリが分割され、各プロセッサがそれ自 体のワークスペースを有するようになっている。 非一様 メモリ・アクセス(Non-Uniform Memory Access: NU MA) システムでは、各プロセッサが、それ自体のメモ 10 リを有し、他のプロセッサによって所有されるメモリに もアクセスすることができる。

【0003】より最近になって、対称マルチプロセッサ (SMP)システムが、複数の独立コンピュータ・シス テムとして振る舞うように区分けされた。たとえば、8 プロセッサを有する単一のシステムを、処理のための別 々のシステムとして8 つのプロセッサ(または1 つまた は複数のプロセッサの複数のグループ) のそれぞれを扱 うように構成することができる。これらの「仮想」シス テムのそれぞれが、オペレーティング・システムのそれ 20 自体のコピーを有し、独立にタスクを割り当てられる か、高速処理および改善された信頼性の両方を提供する 処理クラスタとして一緒に動作することができる。通 常、マルチプロセッサ・システムには、システム構成お よび特定のプロセッサと共用バスおよび共用装置との間 のデータ・ルーティングを含む、システム全体の始動お よび動作を管理する、「サービス」プロセッサも存在す る。

【0004】単一のマルチプロセッサ・システム内で、 複数の仮想システムが、クラスタとして動作するように 30 構成される時には、ソフトウェア・サポートを提供し て、各クラスタ・ノード がマルチプロセッサ・システム 内の他のノードのそれぞれと通信して、定足数 (quorum) の協議および定足数の検証を実行し、拍動 (heartbeat) 信号を送り、何らかのクラスタ通信技法を使用して他の 定足数の機能を実行できるようにしなければならない。 これが達成される時、もしプロセッサの1 つが障害を発 生し、そのノードがクラスタから使用不要になるとし て、そのノードに割り当てられたジョブを、標準的なク ラスタ技法を使用して、残りのプロセッサ(ノード)の 40 間で再割り当てすることができる。

【0005】典型的には、マルチプロセッサ・システム が、複数の仮想システムに分割される時には、仮想シス テムのそれぞれが、オペレーティング・システムのそれ 自体のコピーを有し、同一のオペレーティング・システ ムが、仮想システムのそれぞれに使用される。各プロセ ッサは、同一のオペレーティング・システムを実行して いるので、プロセッサの間でのリソース割振りを提供す . ることは、比較的容易であった。

の特徴として、それらが通常は大規模処理ジョブに使用 されるので、キーボード、ディスプレイ、取外し可能媒 体ドライブなどの通常の入出力装置を相対的にほとんど 使用しない、ということがある。しかし、これらの装置 は、頻度は低いが必要な時がありえるので、取り外すこ とができない。大規模マルチプロセッサ・システム内の ノードのそれぞれでこれらの装置を可用とすることは、 これらのほとんど使用されない装置の費用のかかる重複 をもたらし、機器の管理および保守の不必要な負荷につ ながる。したがって、大規模マルチプロセッサ・システ ムの複数の区画またはノードが、単一の組の入出力装置 を共用する手段が要望される。

[0007]

【 発明が解決しようとする課題】本発明の1 つの目的 は、マルチプロセッサ・コンピュータ・システムを動作 させるためのシステムおよび方法を提供することであ る。

【 0008】本発明のもう1 つの目的は、マルチプロセ ッサ・コンピュータ・システム内の改善されたリソース 割振りのシステムおよび方法を提供することである。 【0009】本発明のさらなる目的は、マルチプロセッ サ・コンピュータ・システムのノード間で入出力装置の 共通の組を共用するシステムおよび方法を提供すること である。

[0010]

【 課題を解決するための手段】このように、本発明によ れば、マルチプロセッサ・システムの複数のノードが1 組の入出力装置を共用できるようにするシステムおよび 方法が提供される。すなわち、マルチプロセッサ・シス テム・ノードと共通の入出力装置の間の通信を管理し、 個々のノードが1 つまたは複数のそのターゲット 装置に 排他的にアクセスできるようにする、キャビネット 入出 カコントローラ(CI/OC)が設けられる。ノードの それぞれは、サービス・プロセッサを介してCI /OC と通信し、CI /OCは、さまざまな入出力装置とノー ドのUSB (universal serial bus)コントローラを相互 接続する。別の実施形態では、レガシ入出力装置の接続 を可能にするために、USB-ISAブリッジも含まれ る。

[0011]

【 発明の実施の形態】好ましい実施形態は、マルチプロ セッサ・システムの複数のノードが共通の入出力装置を 共用できるよう にするキャビネット 入出力コントローラ (CI/OC)を提供する。好ましい実施形態では、イ ーサネット(登録商標)・アダプタおよび関連するネッ トワーク接続などの他の実行時性能に関する入出力が、 各ノードに存在し続ける。

【0012】ここで図面、具体的には図1を参照する と、本発明の好ましい実施形態を実施することができる 【0006】大規模マルチプロセッサ・システムの1つ 50 データ処理システムのブロック図が示されている。デー タ処理システム100 は、たとえば、米国ニューヨーク州アーモンクの International Business Machines Corpo ration社から入手可能なコンピュータのサーバ・モデルの1 つとすることができる。データ処理システム100 には、プロセッサ101 および102 が含まれ、例示的実施形態では、プロセッサ101 および102 のそれぞれが、レベル2(L2) キャッシュ103 および104 に接続され、L2 キャッシュ103 および104 は、システム・バス106 に接続される。

【 0013】システム・バス106には、システム・メ 10 モリ108 およびプライマリ・ホスト・ブリッジ(PH B) 122も接続される。PHB122は、入出力バス 112をシステム・バス106に接続し、一方のバスか ら他方のバスへのデータ・トランザクションを中継およ び/または変換する。例示的実施形態では、データ処理 システム100に、入出力バス112に接続され、ディ スプレイ120用のユーザ・インターフェース情報を受 け取るグラフィックス・アダプタ118 が含まれる。ハ ード・ディスク・ドライブとすることのできる不揮発性 ストレージ114、通常のマウス、トラックボール、ま 20 たは類似物とすることのできるキーボード/ポインティ ング・デバイス116 などの周辺装置が、ISA(Indu stry Standard Architecture) ブリッジ121を介して 入出力バス112に接続される。PHB122は、入出 カバス112を介して、PCI スロット124 およびU SB(Universal Serial Bus) コントローラ126にも 接続される。

【 0 0 1 4 】図1 に示された例示的実施態様は、本発明の説明のためにのみ提供されるものであり、本発明は、図1 に示されるような実施態様に限定されるものではな 30 い。たとえば、データ処理システム1 0 0 に、コンパクト・ディスク読取専用メモリ (CD-R OM) ドライブまたはDVD(digital video disk) ドライブ、サウンド・カードおよびオーディオ・スピーカ、および多数の他の装置もオプションとして含めることができる。そのような変形形態のすべてが、本発明の趣旨および範囲に含まれると考えられる。下記のデータ処理システム1 0 0 およびCI /OCアーキテクチャの例は、説明のための例としてのみ提供されるものであって、アーキテクチャの制限を意図する目的のものではない。 40

【 0015】ここで図2を参照すると、大規模マルチプロセッサ・システムの基本構成要素として使用することができるノード200が示されている。ノード200には、SMPプロセッサ202および関連するメモリ204(他のプロセッサと共用することができる)が含まれる。SMPプロセッサ202は、プライマリ・ホスト・ブリッジ(PHB)206に接続され、PHB206は、USB(UniversalSerial Bus)コントローラ208およびPCIスロット210に接続される。PCIスロット210には、この実施形態では他のノードと共用50

されない、入出力装置2 1 2 が接続(または、通常はプラグイン) される。US Bコントローラ2 0 8 は、CI /OC 2 1 6 の好ましいノード入力接続であり、CI /OC 2 1 6 は、サービス・プロセッサ(SP) 2 1 4 によって制御される。CI /OC 2 1 6 は、ノード入力2 1 8 を介して他のノードに接続され、それらのノードが入出力装置2 2 0 を共用できるようにする。この図には、1 つの例示的ノードの詳細だけが示されているが、ノード 2 0 0 および他のノードが、CI /OC 2 1 6 の同一のノード入力によって、それぞれCI /OC 2 1 6 に接続されることに留意されたい。

【0016】大規模マルチプロセッサ・システムは、複数の小さい独立の区画として配置構成するか、NUMAまたはクラスタとして配置構成することができる。大規模マルチプロセッサ・システムが、NUMAまたはクラスタとして配置構成される場合、オプションのノード相互接続ハードウェア222を使用して、所望の相互接続構成を得ることができる。好ましい実施形態のCI/OC216は、ノードを制御し、装置の単一の共通の集合に相互接続するのに使用される。たとえば、単一のラックに収納された大規模マルチプロセッサ・システムには、複数のコンピュータ・ノードが含まれるが、そのラック全体が、単一のオペレータ端末、ディスケット・ドライブなどだけを必要とする。SP214が、CI/OC構成を管理することが好ましい。各ノードには、USBコントローラ208が含まれる。

【 0017】ここで図3を参照すると、好ましい実施形態によるCI /OCの高水準図が示されている。この図では、CI /OC300は、そのサービス・プロセッサ(SP)302に接続された状態で図示されている。例示的なノード入力306および308が図示されており、これらによって、図2に示されたものなどのノードの接続が可能になる。CI /OC300は、共通入出力装置304にも接続される。大規模マルチプロセッサ・システムごとに1つのCI /OC300と1つのSP302だけがあり、ノードのすべてが、CI /OC300の下流に接続される共通入出力装置304を共用することが好ましい。CI /OC300のノード入力の数は、実装依存である。

【 0018】ここで図4を参照すると、ノード入力406を下流の入出力装置404に接続するための一連のスイッチ408を含むものとして、CI/OC400のより詳細な図が示されている。SP402は、最大で1つのノードを、共通の入出力装置404の接続に切り替える。好ましい実施形態では、すべての接続がUSB準拠であることが規定されるので、装置は、ホット・プラグ可能すなわち、ノードの動作中にノードに接続し、取り外すことができる。スイッチ408の活動化は、下流接続の接続と同等である。SP402は、下流の入出力

装置404を、必要な時にノード入力406に接続する。

【0019】ここで図5を参照すると、共通入出力接続

性を使用可能にするのに使用される 基本入出力を含む共 通入出力システムならびにさまざまな例示的入出力装置 が示されている。この図では、CI /OC500が、ハ ブ502に接続され、ハブ502は、好ましい実施形態 ではUSBハブである。ハブ502は、CI /OCから の通信を、接続された装置に渡せるようにする。これら の装置には、キーボード504 およびマウス506を含 10 めることができる。要件を満たすネイティブUSB装置 が入手可能でない場合には、入出力装置に、市販のUS B-ISA変換論理508を含めることができる。そう することによって、I S A フロッピ・ドライブ510、 シリアル・ポート512、およびパラレル・ポート51 4 などのレガシ・デバイスを接続することができる。 【 0020】http://www.usb.orgで入手可能(本願の出 願日時点)であり、参照によって本明細書に組み込まれ るUniversal Serial Bus仕様では、VBUS、GND、 D+、およびD-からなる4本のワイヤを介するUSB 転送信号および電力が指定されている。シグナルは、2 本のワイヤ、D+およびD-を介して行われる。好まし い実施形態では、ハブ502は、接続された装置に電力 を供給する電力供給ハブ(powered hub)であり、その 結果、ノードのUSBコントローラからのVBUSおよ UGNDは必要ない。この実施形態では、図2に示され たノードのUSBコントローラ208からCI/OC2 16 への、および図5 に示されたその後のハブ502へ の相互接続は、USBシグナルのD+およびD-からな り、VBUSおよびGNDは省略される。

【0021】ここで図6を参照すると、共通入出力システムの好ましい動作の流れ図が示されている。ノードは、共通入出力装置を必要とする時に(ステップ600)、サービス・プロセッサに要求を送って(ステップ610)、接続動作を要求する。他のノードが現在入出力チャネルを使用していない場合には(ステップ620)、SPは、CI/OCを切り替えて、そのノードが下流装置と通信できるようにする(ステップ630)。ノードは、入出力装置を使用し(ステップ640)、終了した時に、SPにCI/OC接続をオフに切り替える40ように指示し、入出力装置を切り離す(ステップ650)。ノードは、通常の動作を継続する(ステップ6600)。

【 0022】入出力チャネルが別のノードによって使用中である場合には(ステップ620)、接続が拒否される(ステップ670)。ノードは、通常動作を再開し、必要な回数だけ接続の確立を再試行することができる。マルチプロセッサ・システムの性質のゆえに、この種の装置衝突は、比較的めずらしく、より洗練されたアービトレーション技法は不要であるが、当業者によってアー 50

ビトレーション技法を実施することができる。

【 0023】修正形態および変更形態好ましい実施形態に関して本発明を具体的に図示し、説明してきたが、形態および詳細におけるさまざまな変更を、本発明の趣旨および範囲から逸脱せずに行うことができることを、当業者は理解するであろう。たとえば、大量のノード数をサポートしなければならない場合に、CI /OCブロックをカスケード接続することができ、その結果、各ノードが1つのCI /OCに接続され、CI /OC装置のチェーンを介して周辺装置と通信できるようにすることができる。上記および他の修正形態は、請求の範囲内であるものとみなされる。

【0024】まとめとして、本発明の構成に関して以下 の事項を開示する。

【 0 0 2 5 】 (1) それぞれが少なくとも1つのシステム・プロセッサおよび関連メモリを有し、それぞれがそれぞれの装置ポートを介して通信するように接続された、複数の装置ノードと、前記装置ポートの少なくとも1つに接続された、装置コントローラと、前記装置コントローラに接続された、少なくとも1つの周辺装置とを含み、前記コンピュータ・システムが、直接接続を介してシステム・ノードから前記装置コントローラへ要求を送るステップと、前記装置コントローラによって、前記システム・ノードと前記周辺装置との間の排他的接続を確立するステップと、前記システム・ノードによって前記周辺装置を操作するステップとを実行するように構成されるコンピュータ・システム。

- (2) 前記システム・ノードが、対称マルチプロセッサ・システムとして動作する、上記(1) に記載のシステム。
- (3) 前記システム・ノードのそれぞれが、前記周辺装置を共用する、上記(1) に記載のシステム。
- (4) 前記接続が、Universal Serial Bus仕様に従う、 上記(1) に記載のシステム。
- (5) 前記システムが、前記システム・ノードと前記周辺装置とが接続されている時に、第2システム・ノードと前記周辺装置との間の接続を防止するステップを実行するようにも構成される、上記(1) に記載のシステム。
- (6) (6) 前記装置コントローラが、複数のコンピュータ・システムに接続され、前記周辺装置が、前記複数のコンピュータ・システムの間で共用される、上記(1) に記載のシステム。
 - (7) 前記コンピュータ・システムが、ラックマウント・システムである、上記(1) に記載のシステム。
 - (8) 複数の周辺装置が接続される時に、前記周辺装置 のすべてが、前記確立ステップ中に前記システム・ノー ドに接続される、上記(1)に記載のシステム。
 - (9) 各仮想コンピュータ・システムが、少なくとも1 つのシステム・プロセッサと、前記システム・プロセッ

9

サによって読み書きされるために接続されるメモリとを有する、複数の仮想コンピュータ・システムと、前記複数の仮想コンピュータ・システムに接続された、共通入出力コントローラと、前記共通入出力コントローラに接続された、少なくとも1つの周辺装置とを含み、前記共通入出力コントローラが、前記複数の仮想コンピュータ・システムの1つによって要求された時に、前記仮想コンピュータ・システムと前記周辺装置との間の排他的接続を確立するマルチプロセッサ・コンピュータ・システム

- (10) 前記仮想コンピュータ・システムが、対称マル チプロセッサ・システム内で区分される、上記(9) に 記載のシステム。
- (11) 前記共通入出力コントローラが、前記複数の仮想コンピュータ・システムに前記周辺装置への接続を提供するように接続される、上記(9) に記載のシステム。
- (12)前記仮想コンピュータ・システムのそれぞれが、USBを介して前記共通入出力コントローラに接続され、各周辺装置が、USBハブを介して前記共通入出 20 カコントローラに接続される、上記(9)に記載のシステム。
- (13) 前記仮想コンピュータ・システムのそれぞれが、USBコントローラを含む、上記(9) に記載のシステム。
- (14) 複数の周辺装置が接続される時に、前記複数の 周辺装置のすべてが、前記周辺装置が接続される時に前 記仮想コンピュータ・システムに接続される、上記 (9) に記載のシステム。
- (15)通信コントローラと、それぞれが機能的に前記 30 通信コントローラに接続される、複数のノード入力と、それぞれが機能的に前記通信コントローラに接続される、複数の装置接続とを含み、前記通信コントローラが、前記装置接続のノード所有権を調停し、所与のノード入力が前記装置接続の所有権を与えられる時に、そのノード入力と前記装置接続のすべてとの間の排他的接続

を提供する装置コントローラ。

- (16) さらに、前記装置接続に接続された統合USB ハブを含む、上記(15) に記載の装置コントローラ。 (17) 前記装置接続が、USB接続である、上記(1 5) に記載の装置コントローラ。
- (18) さらに、機能的に前記通信コントローラに接続されたISA装置接続を含む、上記(15) に記載の装置コントローラ。


【図面の簡単な説明】

- 10 【 図1 】本発明の好ましい実施形態によるマルチプロセッサ・コンピュータ・システムを示す図である。
 - 【 図2 】本発明の好ましい実施形態に従ってCI /OC に接続されたS MP ノードを示す図である。
 - 【図3】本発明の好ましい実施形態によるCI/OCのブロック図である。
 - 【 図4 】本発明の好ましい実施形態によるCI /OC およびサービス・プロセッサのブロック図である。
 - 【 図5 】本発明の好ましい実施形態による、CI /OC の下流の、ハブに接続された複数の入出力装置のブロック図である。
 - 【 図6 】本発明の好ましい実施形態による、共通入出力システムの使用の流れ図である。


【符号の説明】


- 200 ノード
- 202 SMPプロセッサ
- 204 メモリ
- 206 プライマリ・ホスト・ブリッジ(PHB)
- 208 USB (Universal Serial Bus) コントローラ
- 210 PCI スロット
- NO 212 入出力装置
 - 214 サービス・プロセッサ(SP)
 - 216 CI/OC
 - 218 ノード入力
 - 220 入出力装置
 - 222 ノード相互接続ハードウェア

【図3】



【図4】





フロント ページの続き

(72)発明者 リチャード・ビールコウスキー アメリカ合衆国98052 ワシントン州レド モンド ワンハンドレッド・フィフティ・ エイス・プレイス・エヌ・イー 8336

(72)発明者 パトリック・エム・ブランド
アメリカ合衆国27613 ノースカロライナ
州ローリー ウィロウッド・コート 8904
F ターム (参考) 58014 HA07 HC13 HC15
58045 EE08 EE11